Diseño digital : (Record no. 61306)

MARC details
000 -CABECERA
Campo de control de longitud fija 05519nam a2200325 a 4500
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
Identificador del número de control AR-sfUTN
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
Códigos de información de longitud fija 170717b ||||| |||| 00| 0 d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
ISBN 9701503988
040 ## - FUENTE DE LA CATALOGACIÓN
Centro transcriptor AR-sfUTN
041 ## - CÓDIGO DE LENGUA
Código de lengua del texto spa
080 ## - NÚMERO DE LA CLASIFICACIÓN DECIMAL UNIVERSAL
Clasificación Decimal Universal 004.31/.33 AL19
Edición de la CDU 2000
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre personal Alcubilla González, Ramón
245 10 - MENCIÓN DE TÍTULO
Título Diseño digital :
Resto del título una perspectiva VLSI-CMOS /
Mención de responsabilidad Ramón Alcubilla González, Joan Pons Nin, Daniel Bardés Llorensí.
250 ## - MENCIÓN DE EDICIÓN
Mención de edición 3ra
260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC.
Lugar de publicación, distribución, etc. México:
Nombre del editor, distribuidor, etc. Alfaomega,
Fecha de publicación, distribución, etc. 1999
300 ## - DESCRIPCIÓN FÍSICA
Extensión 314 p.
336 ## - TIPO DE CONTENIDO
Fuente rdacontent
Término de tipo de contenido texto
Código de tipo de contenido txt
337 ## - TIPO DE MEDIO
Fuente rdamedia
Nombre del tipo de medio sin mediación
Código del tipo de medio n
338 ## - TIPO DE SOPORTE
Fuente rdacarrier
Nombre del tipo de soporte volumen
Código del tipo de soporte nc
505 80 - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato CONTENIDO<br/>1 Primera aproximación a los sistemas digitales 15<br/>1.1 Definiciones 15<br/>1.2 Sistemas digitales combinacionales y secuenciales 17<br/>1.3 Codificación 21<br/>Codificación de números enteros 23<br/>Códigos alfanuméricos 27<br/>Códigos detectores de errores 29<br/>1.5 Cuestiones y problemas 30<br/>2 Fundamentos abstractos del diseño digital 33<br/>2.1 Funciones lógicas 33<br/>Representación mediante tabla de verdad 34<br/>Representación mediante tabla de Karnaugh 34<br/>Funciones lógicas de una y dos variables 37<br/>Funciones incompletamente especificadas 40<br/>Composición de funciones lógicas 41<br/>2.2 Algebra de Boole 42<br/>Postulados del Algebra de Boole 42<br/>Teoremas del Algebra de Boole 43<br/>Simplificación algebraica 45<br/>2.3 Formas canónicas de una función lógica 48<br/>Minterms y Maxterms 48<br/>Teorema de Shannon 49<br/>Formas canónicas 50<br/>Grupo completo de funciones 53<br/>Realización de logigramas 54<br/>2.4 Minimización de funciones lógicas 57<br/>Consideraciones previas 57<br/>Método de Karnaugh 59<br/>Minimización en forma de producto de sumas 61<br/>Minimización de funciones incompletamente especificadas 62<br/>Limitaciones del método de Kamaugh 63<br/>2.5 Cuestiones y problemas 65<br/>3 Fundamentos circuitales del diseño digital 73<br/>3.1 Características eléctricas de las puertas lógicas 73<br/>Curva de transferencia y niveles lógicos 74<br/>Márgenes de ruido 75<br/>Retardos de propagación 77<br/>Potencia consumida 78<br/>3.2 El transistor MOS 79<br/>Estructura y funcionamiento básico 79<br/>Efectos de segundo orden 85<br/>3.3 Puertas lógicas NMOS 85<br/>Inversor NMOS con carga de vaciamiento 85<br/>Puertas básicas NMOS 91<br/>3.4 Puertas de transmisión 97<br/>Transistor de paso NMOS 98<br/>Transistor de paso PMOS 101<br/>La puerta de transmisión CMOS 101<br/>3.5 Puertas lógicas CMOS 103<br/>Inversor CMOS 103<br/>Puertas básicas CMOS 110<br/>Otras estructuras 113<br/>3.6 Cuestiones y problemas 114<br/>4 Fundamentos tecnológicos del diseño digital 123<br/>4.1 Etapas básicas de fabricación de circuitos integrados 123<br/>Deposición de capas 124<br/>Oxidación térmica 125<br/>Fotolitografía 126<br/>Difusión de impurezas 128<br/>Implantación iónica 129<br/>Fabricación de un transistor MOS con puerta de polisilicio 130<br/>4.2 Procesos CMOS y layouts 132<br/>Fabricación de un inversor CMOS 132<br/>Layouts 136<br/>Reglas de diseño de layouts 142<br/>4.3 Caracterización eléctrica de circuitos integrados MOS 147<br/>Estimación de resistencias 147<br/>Estimación de capacidades 150<br/>4.4 Cálculo simplificado de retardos de propagación 154<br/>Retardos en un inversor 155<br/>Retardos en una cadena de inversores 157<br/>Retardo en una cadena de interruptores 159<br/>Retardos en puertas CMOS cualesquiera 161<br/>4.5 Cuestiones y problemas 163<br/>5 Diseño de circuitos combinacionales 169<br/>5.1 ¿Por qué la realización a dos niveles no resuelve el problema del diseño combinacional? 169<br/>5.2 Diseño con redes modulares 172<br/>Construcción de redes modulares 173<br/>Análisis y síntesis de redes modulares 176<br/>5.3 Módulos combinacionales estándar 179<br/>Decodificadores 179<br/>Codificadores 182<br/>Multiplexores 185<br/>Demultiplexores 188<br/>Sumadores 190<br/>Comparadores 194<br/>Unidades aritmético-lógicas 197<br/>5.4 Diseño combinacional basado en módulos universales 198<br/>Diseño combinacional con multiplexores 198<br/>Diseño combinacional con decodificadores 202<br/>5.5 Diseño combinacional con módulos programables 204<br/>Diseño combinacional basado en ROM 204<br/>Diseño combinacional con PLA 208<br/>5.6 Cuestiones y problemas 210<br/>6 Introducción a los sistemas secuenciales 217<br/>6.1 Especificación de sistemas secuenciales 217<br/>Concepto de estado 218<br/>Especificación basada en el estado 220<br/>Diagrama de estados 222<br/>Equivalencia de estados 226<br/>6.2 Sincronización de sistemas secuenciales 230<br/>Sistemas secuenciales síncronos y asíncronos 231<br/>Implementación canónica de un sistema secuencial síncrono 234<br/>Sincronización con reloj no ideal 237<br/>6.3 Biestables 239<br/>Biestable D 240<br/>Biestable JK 241<br/>Biestable T 243<br/>6.4 Realización de biestables 244<br/>Biestable SR asíncrono 244<br/>Biestables síncronizados por nivel 246<br/>Biestables sincronizados por flanco 249<br/>6.5 Cuestiones y problemas 250<br/>7 Diseño de circuitos secuenciales síncronos 257<br/>7.1 Diseño canónico de circuitos secuenciales síncronos 257<br/>Método sistemático de análisis 257<br/>Método sistemático de síntesis 264<br/>7.2 Módulos secuenciales 270<br/>Registros 271<br/>Registros de desplazamiento 273<br/>Contadores 276<br/>7.3 Dispositivos lógicos programables 280<br/>7.4 Memorias RAM 284<br/>Descripción genérica 284<br/>Memorias MOS dinámicas y estáticas 287<br/>7.5 Cuestiones y problemas 291<br/>Apéndice A Aritmética binaria 301<br/>Apéndice B Familias lógicas bipolares 307<br/>Bibliografía 311
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia SISTEMAS DIGITALES
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia CIRCUITOS DE PROCESO
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia DISEÑO DIGITAL
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia SISTEMAS SECUENCIALES
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia CIRCUITOS SECUENCIALES
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre personal Pons Nin, Joan
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre personal Bardés Llorensí, Daniel
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Libros
Esquema de clasificación Clasificación Decimal Universal
999 ## - NÚMEROS DE CONTROL DE SISTEMA (KOHA)
-- 61306
-- 61306
Holdings
Estado Estado perdido Tipo de préstamo Localización permanente Ubicación/localización actual Fecha de adquisición Número de inventario Total Checkouts ST completa de Koha Código de barras Date last seen Date last checked out Número de copias Tipo de ítem Koha
      Facultad Regional Santa Fe Facultad Regional Santa Fe 02/02/2018 7958 1 004.31/.33 AL19 7958 14/05/2018 14/05/2018 02/02/2018 Libros

Powered by Koha