Sistemas digitales y tecnología de computadores / (Record no. 39641)

MARC details
000 -CABECERA
Campo de control de longitud fija 10688nam a2200469 a 4500
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
Identificador del número de control AR-sfUTN
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
Códigos de información de longitud fija 170717s2007 sp ||||| |||| 00| 0 spa d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
ISBN 9788497324861
040 ## - FUENTE DE LA CATALOGACIÓN
Centro transcriptor AR-sfUTN
041 ## - CÓDIGO DE LENGUA
Código de lengua del texto spa
080 ## - NÚMERO DE LA CLASIFICACIÓN DECIMAL UNIVERSAL
Clasificación Decimal Universal 004.31/.33 G165
Edición de la CDU 2000
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre personal García Zubía, Javier
245 10 - MENCIÓN DE TÍTULO
Título Sistemas digitales y tecnología de computadores /
Mención de responsabilidad Javier García Zubía, Ignacio Angulo Martínez, José María Angulo Usategui.
250 ## - MENCIÓN DE EDICIÓN
Mención de edición 2da.
260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC.
Lugar de publicación, distribución, etc. Madrid :
Nombre del editor, distribuidor, etc. Thomson,
Fecha de publicación, distribución, etc. 2007
300 ## - DESCRIPCIÓN FÍSICA
Extensión 437 p.
336 ## - TIPO DE CONTENIDO
Fuente rdacontent
Término de tipo de contenido texto
Código de tipo de contenido txt
337 ## - TIPO DE MEDIO
Fuente rdamedia
Nombre del tipo de medio sin mediación
Código del tipo de medio n
338 ## - TIPO DE SOPORTE
Fuente rdacarrier
Nombre del tipo de soporte volumen
Código del tipo de soporte nc
505 80 - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato CONTENIDO<br/>CAPITULO 1. Introducción a la técnica digital<br/>1.1. Definición de digital y analógico<br/>1.2. Ventajas e inconvenientes de los sistemas digitales<br/>1.3. Lógica digital y electrónica digital<br/>1.4. Elementos de decisión y memoria<br/>1.5. Naturaleza binaria de la lógica digital<br/>1.6. Sistemas de numeración<br/>1.7. Dispositivos binarios<br/>1.8. Desarrollo de la lógica digital<br/>CAPITULO 2. Sistemas de numeración y códigos<br/>2.1. Introducción histórica<br/>2.2. Sistemas de numeración<br/>2.2.1. Conversión entre sistemas numéricos<br/>2.2.2. Notación radical, poliádica o polinómica<br/>2.2.3. Sistema binario<br/>2.2.4. Sistemas octal y hexadecimal<br/>2.3. Representación de números con signo<br/>2.3.1. Criterio de signo y magnitud<br/>2.3.2. Criterio de los complementos<br/>2.3.3. Criterio de exceso o con sesgo<br/>2.4. Operaciones aritméticas básicas<br/>2.4.1. Desborde u Overflow<br/>2.4.2. Suma utilizando el binario con complemento a 1<br/>2.4.3. Suma utilizando el binario con complemento a 2<br/>2.4.4. Resta de números binarios con signo<br/>2.5. Representación de números reales<br/>2.6. Codificación de magnitudes en notación binaria<br/>2.6.1. Aspectos de la codificación en binario<br/>2.6.2. Códigos de palabra<br/>2.6.3. Códigos BCD<br/>2.6.4. Códigos de palabra de paso simple<br/>2.6.5. Códigos BCD consigno<br/>2.7. Códigos detectores y correctores de error<br/>2.8. Resumen<br/>CAPITULO 3. Algebra de Boole<br/>3.1. Introducción<br/>3.2. Representación de sistemas digitales<br/>3.2.1. Tabla de verdad<br/>3.3. Definición del álgebra de Boole<br/>3.3.1. Postulados del álgebra de Boole<br/>3.3.2. Teoremas del álgebra de Boole<br/>3.3.3. Principio de dualidad<br/>3.3.4. Funciones no básicas<br/>3.4. Formas normales de una función booleana<br/>3.4.1. Forma normal disyuntiva. Suma de minitérminos<br/>3.4.2. Forma normal conjuntiva. Producto de maxitérminos<br/>3.4.3. Relación entre las formas normales<br/>3.4.4. Otras formas de representación típicas<br/>3.4.5. Teorema de Shannon<br/>3.5. Implementación de funciones booleanas<br/>3.5.1. Implementación de funciones POS y SOP<br/>3.5.2. Implementación de funciones con puertas NAND y NOR<br/>3.6. Otras funciones lógicas<br/>3.7. Lógica multivaluada<br/>3.8. Simplificación de funciones booleanas<br/>3.9. Método de Veitch-Karnaugh<br/>3.9.1. Diagramas de Veitch-Karnaugh<br/>3.9.2. Disposición de los V-K de varias variables<br/>3.9.3. Obtención del diagrama de V-K de una función booleana<br/>3.9.4. Simplificación mediante V-K<br/>3.9.5. Simplificación con V-K desde los 0<br/>3.9.6. Simplificación con condiciones libres<br/>3.10. Análisis y diseño con funciones booleanas<br/>3.11. Resumen<br/>CAPITULO 4. Análisis y diseño de sistemas combinacionales<br/>4.1. Introducción<br/>4.2. Sistemas combinacionales a nivel de bit<br/>4.2.1. Uso de la tabla de verdad<br/>4.2.2. Un ejemplo<br/>4.3. Circuitos combinacionales a nivel de palabra<br/>4.4. Codificadores<br/>4.4.1. Codificadores sin prioridad<br/>4.4.2. Codificador con prioridad<br/>4.4.3. Extensión de la capacidad de un codificador<br/>4.4.4. Funciones típicas de un codificador<br/>4.5. Decodificador<br/>4.5.1. Extensión de la capacidad de un decodificador<br/>4.5.2. Decodificador-excitador BCD 7 segmentos<br/>4.6. Multiplexores<br/>4.6.1. Extensión de la capacidad de un multiplexor<br/>4.7. Demultiplexores<br/>4.7.1. Elemento triestado<br/>4.8. Comparadores<br/>4.8.1. Comparador de 1 bit<br/>4.8.2. Comparador de 2 bits<br/>4.8.3. Comparadores MSI<br/>4.9. Generador/Detector de Paridad<br/>4.9.1. Generador/detector de paridad MSI<br/>4.9.2. Fiabilidad del bit de paridad<br/>4.10. Riesgos en el diseño lógico<br/>4.10.1. Técnicas de diseño para evitar riesgos<br/>4.11. Circuitos combinacionales MSI<br/>4.12. Resumen<br/>CAPITULO 5. Tecnología<br/>5.1. Introducción<br/>5.2. Características y parámetros de los circuitos integrados<br/>5.2.1. La puerta ideal<br/>5.2.2. Curva de transferencia y niveles lógicos<br/>5.2.3. Margen de ruido o inmunidad frente al ruido<br/>5.2.4. Corrientes de entrada y salida: fan in y fan out<br/>5.2.5. Retardo de propagación<br/>5.2.6. Consumo de corriente en continua<br/>5.2.7. Un índice de calidad: producto velocidad 3 consumo<br/>5.2.8. Lógica cableada<br/>5.3. Tecnologías digitales<br/>5.3.1. Tecnología CMOS<br/>5.3.2. Subfamilias lógicas CMOS<br/>5.3.3. Tecnología TTL y subfamilias<br/>5.3.4. Consejos prácticos de implementación<br/>5.4. Un poco de historia<br/>5.5. Tendencias microelectrónicas en CMOS<br/>CAPITULO 6. Elementos aritméticos<br/>6.1. Introducción<br/>6.2. Semisumador y sumador completo<br/>6.3. Sumador en paralelo con acarreo en serie<br/>6.4. Sumador paralelo con acarreo anticipado<br/>6.5. Restadores en binario con signo<br/>6.5.1. Sumador y restador en binario puro con C-1<br/>6.5.2. Sumador y restador en binario puro con C-2<br/>6.6. Sumador BCD<br/>6.6.1. Sumador y restador en BCD con signo en complemento<br/>6.7. ALU´s y circuitos MSI<br/>6.8. Resumen<br/>CAPITULO 7. Elementos básicos de memoria<br/>7.1. Introducción<br/>7.2. Sincronismo y asincronismo<br/>7.3. Técnicas de representación de sistemas secuenciales<br/>7.3.1. Biestables<br/>7.4. Biestables asíncronos<br/>7.4.1. Biestable R-S asíncrono<br/>7.5. Biestables síncronos por nivel<br/>7.5.1. Biestable D sínerono por nivel<br/>7.6. Biestables Maestro/Esclavo o síncronos por flanco<br/>7.6.1. Biestable D tipo M/S o flip-flop D<br/>7.6.2. Biestable J-K tipo MIS o flip-flop J-K<br/>7.6.3. Biestable T sínerono por flanco<br/>7.7. Líneas asíncronas en un biestable<br/>7.8. Circuitos MSI y aplicaciones de biestables<br/>7.9. Parámetros tecnológicos y temporales en un biestable<br/>7.10. Restricciones temporales<br/>7.11. Resumen<br/>CAPITULO 8. Registros<br/>8.1. Introducción<br/>8.2. Registro paralelo/paralelo<br/>8.3. Registro serie/serie: registro de desplazamiento<br/>8.4. Registro serie/paralelo: conversor serie/paralelo<br/>8.5. Registro paralelo/serie: conversor paralelo/serie<br/>8.6. Registro de desplazamiento derecha/izquierda<br/>8.7. Registro universal<br/>8.8. Buses de datos<br/>8.9. Registros MSI<br/>8.10. Resumen<br/>CAPITULO 9. Contadores<br/>9.1. Introducción<br/>9.2. Contadores síncronos<br/>9.2.1. Definición<br/>9.2.2. Tabla<br/>9.2.3. Circuito lógico<br/>9.2.4. Cronograma<br/>9.2.5. Glitches<br/>9.2.6. Bloque<br/>9.2.7. Extensión<br/>9.2.8. Líneas auxiliares<br/>9.2.9. Contador descendente<br/>9.2.10. Contador ascendente/descendente<br/>9.2.11. Comentario<br/>9.3. Otros contadores<br/>9.3.1. Contador Johnson<br/>9.3.2. Diseño de cualquier contador síncrono<br/>9.4. Contadores síncronos en circuitos integrados MSI<br/>9.4.1. 74160: Contador síncrono BCD<br/>9.4.2. 74163: Contador síncrono binario<br/>9.4.3. 74190: Contador BCD ascendente/descendente<br/>9.5. Resumen<br/>CAPITULO 10. Autómatas finitos deterministas<br/>10.1. Introducción<br/>10.2. Autómatas de estados finitos. Modelos de Moore y Mealy<br/>10.3. Análisis de sistemas secuenciales<br/>10.3.1. Comparación Moore vs. Mealy<br/>10.3.2. Transformación Mealy a Moore<br/>10.4. Diseño o síntesis de un autómata de estados finitos<br/>10.4.1. Diseño de autómatas de Mealy<br/>10.4.2. Diseño de autómatas de Moore<br/>10.5. Minimización de estados y codificación de estados<br/>10.6. Implementación de máquinas secuenciales<br/>10.7. Sistemas secuenciales asíncronos<br/>10.8. Metaestabilidad<br/>10.9. Limitaciones de la máquina de estados finitos determinista<br/>10.10. Resumen<br/>CAPITULO 11. Memorias semiconductoras<br/>11.1. Características generales<br/>11.2. Funcionamiento general<br/>11.3. Expansión de una memoria<br/>11.3.1. Expansión del número deposiciones de una memoria<br/>11.3.2. Expansión del tamaño de la palabra de una memoria<br/>11.4. Clasificación<br/>11.5. La memoria de los computadores<br/>11.6. Memorias ROM<br/>11.6.1. ROM con máscara<br/>11.6.2. PROM<br/>11.6.3. EPROM<br/>11.6.4. EEPROM<br/>11.6.5. FLASH<br/>11.6.6. Aplicaciones de las memorias ROM<br/>11.7. Memoria RAM<br/>11.7.1. Características de las RAM estáticas o SRAM<br/>11.7.2. RAM dinámicas o DRAM<br/>11.7.3. Aplicaciones<br/>CAPITULO 12. La máquina sencilla<br/>12.1. Principios y aplicación<br/>12.2. Estructura básica de un computador<br/>12.2.1. Unidad Central de Proceso (UCP)<br/>12.2.2. Memoria<br/>12.2.3. Módulos de entrada/salida<br/>12.2.4. Los buses<br/>12.3. Descripción de la MS a nivel de lenguaje máquina<br/>12.3.1. Suma<br/>12.3.2. Mover<br/>12.3.3. Comparar<br/>12.3.4. Salto Condicional<br/>12.4. Estructura y manipulación de la memoria de la MS<br/>12.5. Formato binario de las instrucciones<br/>12.6. La unidad de proceso<br/>12.7. Acceso a la memoria<br/>12.8. Esquema de la unidad de proceso<br/>12.9. La unidad de control. Generalidades<br/>12.10. Fases de la ejecución de una instrucción<br/>12.11. Grafo de estados<br/>12.12. Diseño de la unidad de control<br/>12.13. El simulador de la MS<br/>APENDICE 1. Ejercicios adicionales<br/>A1.1. Sistema de numeración y códigos binarios<br/>A1.2. Algebra de boole<br/>A1.3. Análisis y diseño de sistemas combinacionales<br/>A1.4. Elementos aritméticos<br/>A1.5. Elementos básicos de memoria<br/>A1.6. Registros y contadores<br/>A1.7. Autómatas finitos deterministas<br/>A1.8. La máquina sencilla<br/>APENDICE 2. Soluciones a los ejercicios adicionales<br/>A2.1. Sistema de numeración y códigos binarios<br/>A2.2. Algebra de boole<br/>A2.3. Análisis y diseño de sistemas combinacionales<br/>A2.4. Elementos aritméticos<br/>A2.5. Elementos básicos de memoria<br/>A2.6. Registros y contadores<br/>A2.7. Autómatas finitos deterministas<br/>A2.8. La máquina sencilla<br/>APENDICE 3. Manual del entorno boole-deusto<br/>A3.1. Introducción<br/>A3.2. Instalar y arrancar boole-deusto<br/>A3.3. Análisis y diseño de sistemas combinacionales<br/>A3.4. Análisis y diseño de autómatas finitos deterministas<br/>Bibliografía
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia LOGICA DIGITAL
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia DISPOSITIVOS BINARIOS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia SISTEMAS DE NUMERACION
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia CODIGOS BINARIOS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia ALGEBRA DE BOOLE
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia SISTEMAS COMBINACIONALES
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia CIRCUITOS INTEGRADOS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia TECNOLOGIAS DIGITALES
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia ELEMENTOS ARITMETICOS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia SUMADOR DIGITAL
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia MEMORIA
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia REGISTROS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia CONTADORES-LOGICOS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia AUTOMATAS FINITOS DETERMINISTAS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia MEMORIAS SEMICONDUCTORAS
650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia ELECTRONICA DIGITAL
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre personal Angulo Martínez, Ignacio
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre personal Angulo Usategui, José María
999 ## - NÚMEROS DE CONTROL DE SISTEMA (KOHA)
-- 39641
-- 39641
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Libros
Esquema de clasificación Clasificación Decimal Universal
Holdings
Estado Estado perdido Tipo de préstamo Localización permanente Ubicación/localización actual Fecha de adquisición Número de inventario Total Checkouts Total Renewals ST completa de Koha Código de barras Date last seen Date last checked out Número de copias Tipo de ítem Koha
      Facultad Regional Santa Fe Facultad Regional Santa Fe 02/02/2018 9511 5 1 004.31/.33 G165 9511 28/03/2022 28/03/2022 02/02/2018 Libros