Organización de computadoras : (Record no. 39446)

MARC details
000 -CABECERA
Campo de control de longitud fija 09983nam a2200361 a 4500
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
Identificador del número de control AR-sfUTN
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
Códigos de información de longitud fija 170717s1992 mx ||||| |||| 00| 0 spa d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
ISBN 9688802387
040 ## - FUENTE DE LA CATALOGACIÓN
Centro transcriptor AR-sfUTN
041 ## - CÓDIGO DE LENGUA
Código de lengua del texto spa
080 0# - NÚMERO DE LA CLASIFICACIÓN DECIMAL UNIVERSAL
Clasificación Decimal Universal 004.31/.33 T155 1992
Edición de la CDU 2000
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre personal Tanenbaum, Andrew S.
Forma desarrollada del nombre (Andrew Stuart)
Fechas asociadas al nombre 1944-
245 10 - MENCIÓN DE TÍTULO
Título Organización de computadoras :
Resto del título un enfoque estructurado /
Mención de responsabilidad Andrew S. Tanenbaum.
250 ## - MENCIÓN DE EDICIÓN
Mención de edición 3ra. en inglés, 2da. en español.
260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC.
Lugar de publicación, distribución, etc. México :
Nombre del editor, distribuidor, etc. Prentice Hall,
Fecha de publicación, distribución, etc. 1992.
300 ## - DESCRIPCIÓN FÍSICA
Extensión 658 p.
336 ## - TIPO DE CONTENIDO
Fuente rdacontent
Término de tipo de contenido texto
Código de tipo de contenido txt
337 ## - TIPO DE MEDIO
Fuente rdamedia
Nombre del tipo de medio sin mediación
Código del tipo de medio n
338 ## - TIPO DE SOPORTE
Fuente rdacarrier
Nombre del tipo de soporte volumen
Código del tipo de soporte nc
505 80 - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato CONTENIDO<br/>1 INTRODUCCION<br/>1.1. LENGUAJES, NIVELES Y MAQUINAS VIRTUALES 4<br/>1.2. MAQUINAS MULTINIVEL ACTUALES 4<br/>1.3. EVOLUCION HISTORICA DE LAS MAQUINAS MULTINIVEL 8<br/>1.4. HARDWARE, SOFTWARE Y MAQUINAS MULTINIVEL 12<br/>1.5. CRONOLOGIA HISTORICA DE LA ARQUITECTURA DE COMPUTADORAS 14<br/>1.5.1. La generación cero - computadoras mecánicas (1642-1945) 16<br/>1.5.2. La primera generacion - bulbos (1945-1955)18<br/>1.5.3. La segunda generacion - transistores (1955-1965) 21<br/>1.5.4. La tercera generacion - circuitos integrados (1965-1980) 23<br/>1.5.5. La cuarta generacion - computadoras personales y VLSI (1980-1998) 25<br/>1.5.6. La familia Intel 27<br/>1.5.7. La familia Motorola 29<br/>1.6. PLAN DEL LIBRO 31<br/>2 ORGANIZACION DE LAS COMPUTADORAS 35<br/>2.1. PROCESADORES 35<br/>2.1.1. Ejecución de las instrucciones 36<br/>2.1.2. Organización de la unidad central de procesos (CPU) 39<br/>2.1.3. Ejecución de instrucciones en paralelo 40<br/>2.2. MEMORIA 45<br/>2.2.1. Bits 45<br/>2.2.2. Direcciones de memoria 46<br/>2.2.3. Ordenamiento de bytes 48<br/>2.2.4. Códigos de corrección de errores 50<br/>2.2.5. Memoria secundaria 54<br/>2.3. DISPOSITIVOS DE ENTRADA/SALIDA 61<br/>2.3.1. Terminales 65<br/>2.3.2. Modems 69<br/>2.3.3. Ratones 74<br/>2.3.4. Impresoras 76<br/>2.3.5. Códigos de caracteres 80<br/>2.4 RESUMEN 80<br/>3 EL NIVEL DE LOGICA DIGITAL 86<br/>3.1. COMPUERTAS Y ALGEBRA BOOLEANA 86<br/>3.1.1 Compuertas 87<br/>3.1.2. Algebra booleana 89<br/>3.1.3. Implementaron de funciones booleanas 91<br/>3.1.4. Equivalencia entre circuitos 94<br/>3.2. CIRCUITOS DIGITALES BASICOS 98<br/>3.2.1. Circuitos integrados 98<br/>3.2.2. Circuitos combinacionales 101<br/>3.2.3. Circuitos aritméticos 107<br/>3.2.4. Relojes 110<br/>3.3. MEMORIA 113<br/>3.3.1. Biestables 113<br/>3.3.2. Flip-flops y registros 116<br/>3.3.3. Organización de las memorias 119<br/>3.3.4. Propiedades de las memorias 122<br/>3.4. MICROPROCESADORES Y BUSES 125<br/>3.4.1. Microprocesadores 125<br/>3.4.2. Buses de computadora 128<br/>3.4.3. Buses síncronos 130<br/>3.4.4. Buses asíncronos 134<br/>3.4.5. Arbitraje del bus 135<br/>3.4.6 Manejo de interrupciones 139<br/>3.5 EJEMPLOS DE MICROPROCESADORES 141<br/>3.5.1. Los microprocesadores Intel 8088/80286/80386 141<br/>3.5.2. Los microprocesadores Motorola 68000/68020/68030 150<br/>3.5.3. Comparación entre los microprocesadores 80386 y 68030 153<br/>3.6. EJEMPLOS DE BUSES 154<br/>3.6.1. El bus de la IBM PC 154<br/>3.6.2. El bus de la IBM PC/AT 160<br/>3.6.3. El bus VME 161<br/>3.7. INTERCONEXION 170<br/>3.7.1. Chips de E/S 170<br/>3.7.2. Decodificación de direcciones 171<br/>3.8. RESUMEN 175<br/>4 EL NIVEL DE MICROPROGRAMACION 181<br/>4.1. REPASO SOBRE EL NIVEL DE LOGICA DIGITAL 182<br/>4.1.1. Registros 182<br/>4.1.2. Buses 183<br/>4.1.3. Multiplexores y decodificadores 185<br/>4.1.4. Unidades aritméticas y lógicas y registros de corrimiento 186<br/>4.1.5. Relojes 187<br/>4.1.6. Memoria principal 188<br/>4.1.7. Encapsulado de los componentes 189<br/>4.2. UNA MICROARQUITECTURA TIPICA 191<br/>4.2.1. La trayectoria de datos 191<br/>4.2.2. Microinstrucciones 193<br/>4.2.3. Cronología de las microinstrucciones 196<br/>4.2.4. Secuencia de las microinstrucciones 199<br/>4.3. UNA MACROARQUITECTURA TIPICA 200<br/>4.3.1. Pilas 200<br/>4.3.2. El juego de macroinstrucciones 204<br/>4.4. MICROPROGRAMACION: UN EJEMPLO 208<br/>4.4.1. El lenguaje microensamblador 208<br/>4.4.2. El ejemplo de microprograma 210<br/>4.4.3. Observaciones sobre el microprograma 214<br/>4.4.4. Perspectivas 215<br/>4.5. EL DISENO DEL NIVEL DE MICROPROGRAMACION 216<br/>4.5.1. Microprogramación horizontal frente a microprogramación vertical 216<br/>4.5.2. Nanoprogramación 224<br/>4.5.3. Mejora del rendimiento 226<br/>4.5.4. Procesamiento en línea (pipeline) 229<br/>4.5.5. Memoria Cache 234<br/>4.6. EJEMPLOS DEL NIVEL DE MICROPROGRAMACION 241<br/>4.6.1. La microarquitectura del Intel 8088 241<br/>4.6.2. La microarquitectura del Motorola 68000 246<br/>4.7. RESUMEN 251<br/>5 EL NIVEL DE MAQUINA CONVENCIONAL 257<br/>5.1. EJEMPLOS DEL NIVEL DE MAQUINA CONVENCIONAL 257<br/>5.1.1. La familia Intel 8088/80286/80386 258<br/>5.1.2. La familia Motorola 68000/68020/68030 273<br/>5.1.3. Comparación de los microprocesadores 80386 y 68030 280<br/>5.2. FORMATOS DE INSTRUCCION 281<br/>5.2.1. Criterios de diseño de formatos de instrucción 281<br/>5.2.2. Códigos de operación con extensión 284<br/>5.2.3. Ejemplos de formatos de instrucciones 285<br/>5.3. DIRECCIONAMIENTO 292<br/>5.3.1. Direccionamiento inmediato 293<br/>5.3.2. Direccionamiento directo 294<br/>5.3.3. Direccionamiento de registros 294<br/>5.3.4. Direccionamiento indirecto 295<br/>5.3.5. Indexación 297<br/>5.3.6. Direccionamiento por medio de pilas 298<br/>5.3.7. Ejemplos de direccionamiento 306<br/>5.3.8. Observaciones acerca de los modos de direccionamiento 315<br/>5.4. TIPOS DE INSTRUCCIONES 317<br/>5.4.1. Instrucciones de movimiento de datos 317<br/>5.4.2. Operaciones binarias 318<br/>5.4.3. Operaciones unarias 320<br/>5.4.4. Comparaciones y saltos condicionales 322<br/>5.4.5. Instrucciones de llamada a procedimiento 325<br/>5.4.6. Control de iteraciones 325<br/>5.4.7. Entrada/salida 327<br/>5.5. FLUJO DE CONTROL 333<br/>5.5.1. Flujo de control secuencial y saltos 333<br/>5.5.2. Procedimientos 335<br/>5.5.3. Corrutinas 341<br/>5.5.4. Desvíos 344<br/>5.5.5. Interrupciones 345<br/>5.6. RESUMEN 350<br/>6 EL NIVEL DE MAQUINA DEL SISTEMA OPERATIVO 356<br/>6.1. MEMORIA VIRTUAL 359<br/>6.1.1. Paginación 360<br/>6.1.2. Implementación de la paginación 362<br/>6.1.3. Paginación por demanda y conjunto de trabajo 368<br/>6.1.4. Política de sustitución de paginas 370<br/>6.1.5. Tamaño de página y fragmentación 373<br/>6.1.6. Segmentación 374<br/>6.1.7. Implementación de la segmentación 378<br/>6.1.8. La memoria virtual MULTICS 380<br/>6.1.9. Memoria virtual en el Intel 80386 384<br/>6.1.10. Memoria virtual en el Motorola 68030 390<br/>6.1.11. Comparación de los microprocesadores 80386 y 68030 394<br/>6.2. INSTRUCCIONES VIRTUALES DE ENTRADA/SALIDA 396<br/>6.2.1. Archivos secuenciales 397<br/>6.2.2. Archivos de acceso aleatorio 399<br/>6.2.3. Implementación de las instrucciones virtuales de E/S 400<br/>6.2.4. Instrucciones pare manejo de directorio 405<br/>6.3. INSTRUCCIONES VIRTUALES USADAS EN EL PROCESAMIENTO PARALELO 407<br/>6.3.1. Creación de procesos 407<br/>6.3.2. Condiciones de carrera 409<br/>6.3.3. Sincronización de procesos mediante semáforos 413<br/>6.4. EJEMPLOS DE SISTEMAS OPERATIVOS 416<br/>6.4.1. Ejemplos de memoria virtual 419<br/>6.4.2. Ejemplos de E/S virtual I/O 422<br/>6.4.3. Ejemplos de la administración de procesos 434<br/>6.4.4. Comparación entre UNIX y OS/2 436<br/>6.5. RESUMEN 438<br/>7 EL NIVEL DEL LENGUAJE ENSAMBLADOR 445<br/>7.1. INTRODUCCION AL LENGUAJE ENSAMBLADOR 446<br/>7.1.1. Que es un lenguaje ensamblador? 446<br/>7.1.2. Formato de una sentencia en lenguaje ensamblador 448<br/>7.1.3. Comparación entre lenguaje ensamblador y lenguajes de alto nivel 450<br/>7.1.4. Afinación de programa 451<br/>7.2. EL PROCESO DE ENSAMBLAJE 453<br/>7.2.1. Ensambladores de dos pasadas 453<br/>7.2.2. La primera pasada 454<br/>7.2.3. La segunda pasada 459<br/>7.2.4. La tabla de símbolos 461<br/>7.3. MACROS 462<br/>7.3.1. Definición, llamada y expansión de una macro 464<br/>7.3.2. Macros con parámetros 465<br/>7.3.3. Implementación de macros en un ensamblador 467<br/>7.4. MONTAJE (LINKING) Y CARGA 468<br/>7.4.1. Tareas realizadas por el programa ensamblador 469<br/>7.4.2. Estructura de un módulo objeto 472<br/>7.4.3. Tiempo de ligadura y renunciación dinámica 474<br/>7.4.4. Enlace dinámico 477<br/>7.5. RESUMEN 479<br/>8.1. ARQUITECTURA DE COMPUTADORAS AVANZADAS<br/>8.1. MAQUINAS RISC 484<br/>8.1.1 Evolución de la arquitectura de las computadoras 485<br/>8:1.2. Principios de diseño de las maquinas RISC 490<br/>8.1.3. Uso de registros 498<br/>8.1.4. El gran debate de la RISC frente a la CISC 506<br/>8.1.5. Un ejemplo de arquitectura RISC: SPARC 514<br/>8.1.6. Un segundo ejemplo de RISC: MIPS 531<br/>8.2. ARQUITECTURAS EN PARALELO 548<br/>8.2.1. Descripción general de las computadoras en paralelo 549<br/>8.2.2. Computadoras MIMD de memoria desarticulada 556<br/>8.2.3. Multiprocesadores de memoria compartida basada en buses 561<br/>8.2.4. Multiprocesadores MIMD de memoria compartida con etapas múltiples 570<br/>8.2.5. Computadoras SIMD en paralelo y la Maquina de Conexión 577<br/>8.2.6. Computadoras vectoriales SIMD 586<br/>8.2.7. Computadoras de flujo de datos 592<br/>8.3. RESUMEN 598<br/>9 LECTURAS RECOMENDADAS Y BIBLIOGRAFIA 604<br/>9.1. SUGERENCIAS PARA LECTURA POSTERIOR 604<br/>9.1.1. Introducción y temas generales 604<br/>9.1.2. Organización de computadoras 605<br/>9.1.3. El nivel de lógica digital 606<br/>9.1.4. El nivel de microprogramación 607<br/>9.1.5. El nivel de maquina convencional 607<br/>9.1.6. El nivel de maquina del sistema operativo 608<br/>9.1.7. El nivel del lenguaje ensamblador 609<br/>9.1.8. Arquitecturas avanzadas 609<br/>9.1.9. Números binarios y aritmética de punto flotante 611<br/>9.2. BIBLIOGRAFIA POR ORDEN ALFABETICO 612<br/>APENDICES<br/>A. NUMEROS BINARIOS 624<br/>A.l. NUMEROS DE PRECISION FINITA 624<br/>A.2. SISTEMAS DE NUMERACION 626<br/>A.3. CONVERSION DE UNA BASE EN OTRA 628<br/>A.4. NUMEROS BINARIOS NEGATIVOS 631<br/>A.5. ARITMETICA BINARIA 633<br/>B. NUMEROS EN PUNTO FLOTANTE 637<br/>B.l. PRINCIPIOS DEL PUNTO FLOTANTE 638<br/>B.2. NORMA No. 754 DE PUNTO FLOTANTE DEL IEEE 641<br/>INDICE ANALITICO 647
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia ARQUITECTURA DE COMPUTADORAS
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia MICROPROGRAMACION
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia LOGICA DIGITAL
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia MEMORIAS
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia CIRCUITOS DIGITALES
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia BUSES
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia LENGUAJE ENSAMBLADOR
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia RISC
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia ARQUITECTURA EN PARALELO
999 ## - NÚMEROS DE CONTROL DE SISTEMA (KOHA)
-- 39446
-- 39446
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Libros
Esquema de clasificación Clasificación Decimal Universal
Holdings
Estado Estado perdido Tipo de préstamo Localización permanente Ubicación/localización actual Fecha de adquisición Número de inventario Total Checkouts ST completa de Koha Código de barras Date last seen Date last checked out Número de copias Tipo de ítem Koha
      Facultad Regional Santa Fe Facultad Regional Santa Fe 02/02/2018 6933 2 004.31/.33 T155 1992 6933 09/10/2019 01/10/2019 02/02/2018 Libros